Home » Más allá de la EUV: la nanoimpresión y las nuevas tecnologías que abren fronteras al silicio del futuro
Semiconductores

Más allá de la EUV: la nanoimpresión y las nuevas tecnologías que abren fronteras al silicio del futuro

by JWCarlin
written by JWCarlin
A shiny silicon wafer with a rainbow sheen is pressed by a small clear quartz stamp held by a white machine arm in a bright cleanroom.

Casi todos los chips punteros del mundo se imprimen con un único tipo de máquina: un escáner EUV de la empresa neerlandesa ASML. Japón quiere abrir otros caminos. Canon ya vende una «impresora» de chips que funciona como un sello de goma, Dai Nippon Printing ha creado sellos tan finos que sirven para los futuros chips de 1,4 nanómetros, Nikon fabrica impresoras sin máscara para chiplets y un laboratorio de Okinawa ha diseñado una máquina EUV mucho más sencilla.

Por qué importa: la litografía, el paso que «imprime» los circuitos sobre el silicio, es la parte más cara de fabricar chips avanzados. Si se abarata o gasta menos energía, más países, laboratorios y empresas podrían fabricar chips modernos, y las fábricas reducirían su enorme factura eléctrica. Ninguna de estas ideas ha sustituido aún a la EUV, así que veamos qué es real, qué es una promesa y qué falta todavía.

Lo más importante

  • La EUV manda en la gama alta: solo ASML fabrica máquinas EUV, de unos 170 a 350 millones de euros cada una (estimaciones de prensa).
  • El sello de Canon ya existe: su máquina de nanoimpresión FPA-1200NZ2C imprime líneas de 14 nm (chips de clase 5 nm) y en 2024 llegó a un consorcio de investigación de Texas, en Estados Unidos.
  • Llegan sellos más finos: Dai Nippon Printing (DNP) presentó una plantilla de 10 nm para chips de la generación de 1,4 nm y quiere fabricarla en serie en 2027.
  • Grandes promesas de ahorro: Canon y DNP dicen que la nanoimpresión gasta una décima parte de energía; el OIST afirma que su diseño EUV necesita menos de 100 kW en vez de más de 1 MW (cifras de los propios fabricantes).
  • También nuevos transistores: los chips de clase 2 nm ya rodean el canal con la puerta por todos los lados, y los cables de energía pasan a la cara trasera del chip.
  • Aún no se usa en producción en serie: los defectos, la alineación entre capas y la vida útil del sello siguen siendo los obstáculos, y los chips de memoria apuntan a ser los primeros en usarla.

Primero, ¿qué es la EUV y por qué buscar alternativas?

Fabricar un chip se parece un poco a revelar una foto, muchas veces seguidas. Una oblea (un disco fino de silicio) se cubre con una resina fotosensible, una capa que reacciona a la luz como la película de las cámaras antiguas. La luz atraviesa una máscara, una especie de plantilla con el dibujo del circuito, y lo «dibuja» sobre la resina. Se repite en decenas de capas y salen miles de millones de transistores (los diminutos interruptores que hacen los cálculos).

Cuanto más pequeño es el dibujo, más corta tiene que ser la luz, igual que un lápiz fino traza líneas más delgadas que un rotulador gordo. La luz EUV (ultravioleta extrema) tiene una longitud de onda de solo 13,5 nm, casi como los rayos X. Para producirla, un láser aplana primero gotitas de estaño fundido que caen y un segundo pulso convierte cada una en un plasma brillante, 50.000 veces por segundo, explica ASML. Hasta el aire absorbe esa luz, así que todo el recorrido ocurre en vacío y se guía con espejos en vez de lentes, añade ASML.

Seis pasos numerados dentro de una cámara de vacío: caen gotitas de estaño, un primer pulso láser aplana cada gota, un segundo pulso crea un destello de plasma con luz EUV, unos espejos guían la luz, una máscara lleva el dibujo del chip y el dibujo llega a la oblea. Cifras grandes: 13,5 nm de longitud de onda, 50.000 gotas por segundo, 70 metros por segundo.
Dentro de una máquina EUV: del destello del estaño a la oblea, todo en vacío (simplificado) · Esquema: DIGITAL WOXTER TECHNEWS.

Funciona de maravilla, pero es un gigante. Reuters calculó que la nueva máquina EUV High-NA cuesta unos 350 millones de euros, según recogió ThePrint, mientras que la EUV normal ronda los 170 millones, según Tom’s Hardware. Y solo las vende ASML. Ese es el hueco al que apuntan los ingenieros japoneses.

Una máquina EUV High-NA de ASML abierta y montada en una sala blanca: una pared de módulos metálicos, tubos y cables azules tan ancha como una habitación.
Una TWINSCAN EXE:5000 de ASML abierta y montada, la primera máquina EUV High-NA · Imagen: ASML.

Por qué los chips más pequeños necesitan nuevos transistores

Todo chip empieza como una oblea: una loncha fina, pulida como un espejo, cortada de un enorme cristal de silicio casi totalmente puro. Así se pasa de la arena a esa loncha.

Seis pasos numerados desde la arena de cuarzo hasta una oblea de silicio pulida, con tres cifras grandes: 99,999999999 % de pureza, 300 mm de diámetro y 0,775 mm de grosor
De la arena a la oblea: todo chip empieza como una loncha de un enorme cristal de silicio · Ilustración de DIGITAL WOXTER TECHNEWS.

Todo esto mantiene viva una idea de 1965: la observación de Gordon Moore, cofundador de Intel, de que el número de transistores de un chip se duplica más o menos cada dos años, lo que hoy llamamos ley de Moore (Wikipedia). Los chips más grandes pasaron de 2.300 transistores en 1971 a 208.000 millones en el B200 de NVIDIA en 2024 (lista de recuentos de transistores, NVIDIA), y cada gran salto necesitó un invento nuevo.

Gráfico de transistores por chip de 1971 a 2024 en escala logarítmica, de 2.300 a 208.000 millones, con marcas para implantación iónica, CMP, cobre, puerta high-k, FinFET, EUV y gate-all-around
Ley de Moore: cada invento nuevo mantuvo la subida de transistores por chip · Ilustración de DIGITAL WOXTER TECHNEWS.

Primero, una sorpresa: los nombres «2 nm» o «3 nm» de hoy son etiquetas de generación, no el tamaño de ninguna pieza real del chip. Hace años que dejaron de coincidir con una medida concreta, como explica IEEE Spectrum y defiende también una propuesta de IEEE Spectrum para medir mejor el progreso. Lo que sigue encogiendo es cuántos transistores caben en el mismo espacio.

Línea temporal de generaciones de chips, de 90 nm en 2003 a 2 nm en 2025, dibujadas como cuadrados que encogen: transistores planos hasta 2012, FinFET desde 2012, gate-all-around desde 2022 y EUV en producción desde 2019. Planes: A16 de TSMC en 2026 y 2 nm de Rapidus en 2027; la EUV High-NA y la nanoimpresión apuntan a 2 nm y menos.
De 90 nm a 2 nm: hoy los «nm» son nombres de generación, no tamaños reales · Esquema: DIGITAL WOXTER TECHNEWS.

Para seguir metiendo más, el propio interruptor tuvo que cambiar. Imagina un transistor como el grifo de una manguera: la puerta aprieta el canal para cortar o dejar pasar la corriente. Los antiguos transistores «planos» lo apretaban solo por arriba. En 2011, Intel anunció transistores 3D «tri-gate», más conocidos como FinFET, para sus chips de 22 nm: abrazan una aleta elevada por tres lados, según ScienceDaily y AnandTech.

El paso más reciente es el gate-all-around (GAA), o «puerta envolvente»: el canal se convierte en una pila de láminas finísimas y la puerta rodea cada una, así que se escapa menos corriente con el interruptor apagado, explican IEEE Spectrum y Semiconductor Engineering. Samsung empezó a fabricar chips GAA de 3 nm en junio de 2022, según Samsung y AnandTech. El N2 de TSMC, su primer proceso GAA, entró en producción en serie en el cuarto trimestre de 2025, según Tom’s Hardware y TechSpot, y Rapidus mostró sus primeros prototipos GAA de 2 nm funcionando en julio de 2025, como contaron Rapidus y Tom’s Hardware.

Tres transistores en 3D: plano, con la puerta roja encima de un canal amarillo plano; FinFET, con la puerta sobre dos aletas verticales; y gate-all-around, con la puerta rodeando tres láminas apiladas
Del transistor plano al FinFET y al gate-all-around: la puerta agarra el canal por cada vez más lados · Ilustración de DIGITAL WOXTER TECHNEWS.

El otro truco es la alimentación por la cara trasera: llevar los cables de energía por debajo de los transistores, un poco como meter las tuberías de un edificio en el sótano para que cada planta tenga más sitio. El 18A de Intel, que la empresa llama su primer nodo «de clase 2 nanómetros», combina transistores GAA (RibbonFET) con energía por detrás (PowerVia) en sus chips para portátiles Panther Lake, según Intel y eeNews Europe. TSMC prepara su propia versión, A16, para la segunda mitad de 2026, informaron AnandTech y Semiconductor Engineering.

¿Y quién puede fabricar de verdad estos chips tan nuevos? Solo un puñado de empresas. Samsung empezó en 2025 a fabricar su primer chip de 2 nm para teléfonos, el Exynos 2600, informó TrendForce, y se sumó así a TSMC e Intel. La china SMIC, sin EUV, ha estirado su proceso de clase 7 nm, pero sigue lejos de un 5 nm real, según TechInsights, Tom’s Hardware y Mark LaPedus. Rapidus mantiene su objetivo para la segunda mitad de su año fiscal 2027, pero Bloomberg publicó el 10 de noviembre de 2026 que probablemente no llegará a tiempo por problemas para fabricar memoria SRAM de 2 nm que funcione; Rapidus asegura que sigue en plazo, añade Electronics Weekly.

Una tabla de fabricantes y generaciones de chips: TSMC y Samsung fabrican chips de 10, 7, 5, 3 y 2 nm, con el A16 de TSMC previsto para 2026; Intel fabrica Intel 4, Intel 3 y 18A, un proceso de clase 1,8 nm, desde 2025; la china SMIC fabrica chips de clase 7 nm sin EUV; la japonesa Rapidus planea los 2 nm para 2027.
Quién fabrica cada generación de chips hoy y quién planea hacerlo · Esquema: DIGITAL WOXTER TECHNEWS.

Lo más probable es que lleves una de estas generaciones en el bolsillo. Estos son algunos móviles y portátiles a la venta y la generación de chip que lleva cada uno (MacRumors, Android Authority, TechNode, Yole).

Móviles y portátiles agrupados por generación de chip: 2 nm (iPhone 18 Pro, Galaxy S26 en Europa, portátiles Panther Lake), 3 nm (iPhone 17 Pro, Galaxy S26 Ultra, MacBook Pro M5) y 5 nm (iPhone 15, MacBook Air M2)
Qué generación de chip llevan algunos móviles y portátiles a la venta · Ilustración de DIGITAL WOXTER TECHNEWS.
El consejero delegado de Intel, Lip-Bu Tan, sostiene una oblea brillante llena de chips Panther Lake fabricados con Intel 18A.
Una oblea de chips Panther Lake en Intel 18A, el primer proceso «de clase 2 nm» de Intel · Imagen: Intel.
Una oblea de silicio de Rapidus con sus primeros transistores prototipo gate-all-around de 2 nm.
Los primeros transistores prototipo gate-all-around de 2 nm de Rapidus sobre una oblea (julio de 2025) · Imagen: Rapidus.

Nanoimpresión: chips impresos como con un sello

La idea de Canon se salta el espectáculo de luz. En la litografía por nanoimpresión (NIL), una máscara grabada con el circuito se presiona directamente sobre la resina de la oblea, «como un sello», según Canon. Piensa en una gofrera: el dibujo está en la plancha y, al apretarla contra la masa, copia todos los cuadraditos de una vez. Como no hay lentes ni espejos de por medio, los detalles diminutos de la máscara se copian con total fidelidad.

Dos filas de tres pasos. EUV: un láser golpea gotitas de estaño que emiten luz ultravioleta extrema, unos espejos la hacen rebotar en una máscara con el dibujo y la luz dibuja el patrón sobre una capa sensible de la oblea. Nanoimpresión: un cabezal deja gotitas de capa líquida sobre la oblea, un sello presiona mientras un destello de luz la endurece y, al levantarlo, queda el dibujo.
Dos formas de imprimir un chip: la EUV dibuja con luz y la nanoimpresión aprieta como un sello (simplificado) · Esquema: DIGITAL WOXTER TECHNEWS.

Canon lanzó su FPA-1200NZ2C en octubre de 2023. Imprime líneas de solo 14 nm, lo que según Canon equivale al nodo de 5 nm (el «nodo» es el nombre de una generación de chips, no una medida real con regla). Con mejores máscaras, Canon espera llegar a líneas de 10 nm, a la altura de la generación de 2 nm de los chips más avanzados de teléfonos e IA.

Cuatro círculos, cada uno ampliando muchísimo el anterior: un pelo humano de 80.000 a 100.000 nanómetros, las líneas de 14 nanómetros del sello de Canon, las de 10 nanómetros de la plantilla de DNP y una hebra de ADN de 2,5 nanómetros.
¿Cómo de pequeño es esto? De un pelo a una hebra de ADN · Esquema: DIGITAL WOXTER TECHNEWS.

El 26 de septiembre de 2024, Canon envió una al Texas Institute for Electronics, un consorcio respaldado por la Universidad de Texas en Austin, para investigación y prototipos, según el comunicado de Canon y The Register. Su consejero delegado, Fujio Mitarai, dijo que su precio tendría «un dígito menos» que la EUV de ASML, como contó Tom’s Hardware a partir de una entrevista con Bloomberg, aunque no hay precio oficial.

El sistema de litografía por nanoimpresión FPA-1200NZ2C de Canon, una gran máquina blanca en forma de armario para fábricas de chips.
La FPA-1200NZ2C de Canon, la máquina de nanoimpresión que llegó a Texas en 2024 · Imagen: Canon.

Un sello solo es tan bueno como su dibujo, y ahí entra otro gigante japonés. En diciembre de 2025, Dai Nippon Printing (DNP) presentó una plantilla de nanoimpresión con líneas de 10 nm, pensada para chips lógicos de la generación de 1,4 nm. Lo logró con un truco llamado doble patrón, que divide un dibujo muy denso en dos más fáciles. DNP asegura que la plantilla puede sustituir parte de los pasos de EUV, gasta en torno a una décima parte de la energía de exposición de los métodos actuales y llegará a producción en serie en 2027, según DNP y Bits&Chips.

Una plantilla de nanoimpresión de Dai Nippon Printing: una pequeña placa cuadrada de cuarzo que lleva grabado el dibujo del chip.
El propio sello: una plantilla de nanoimpresión de DNP, ya con líneas de 10 nm · Imagen: DNP.

Lo que la nanoimpresión todavía no puede hacer

Tocar la oblea es el superpoder de la NIL y también su punto débil. Una sola mota de polvo atrapada entre el sello y la oblea puede estropear un chip o incluso dañar la máscara, explican los ingenieros de Canon en una entrevista de la empresa. Además, cada capa tiene que quedar encima de la anterior con precisión de nanómetros (los ingenieros lo llaman superposición u overlay), y cualquier fallo del sello se copia en todos los chips, señaló Semiconductor Engineering.

Tres paneles: polvo, una mota atrapada bajo el sello que rompe el dibujo; alineación, una capa verde que debe encajar con la rosa de abajo; desgaste, un sello con dientes gastados que se aprieta en una oblea tras otra.
Los tres obstáculos que aún debe superar la nanoimpresión: polvo, alineación y desgaste (simplificado) · Esquema: DIGITAL WOXTER TECHNEWS.

Por eso ningún fabricante por encargo se ha comprometido todavía a usar la NIL en producción masiva, recuerda Tom’s Hardware. La memoria parece el primer destino lógico: sus chips repiten el mismo dibujo sencillo millones de veces y toleran mejor los pequeños errores. La japonesa Kioxia (antes Toshiba Memory) lleva años probando las máquinas de Canon para memoria 3D NAND, la de los SSD, según Asia Times, pero no ha anunciado que la use en serie.

La idea del sello ya da otros frutos. En enero de 2026, Canon presentó su planarizado adaptativo por inyección de tinta: un cabezal deposita la cantidad justa de líquido donde la oblea tiene hundimientos y luego una placa de vidrio plana lo nivela. El resultado deja irregularidades de 5 nm o menos en toda una oblea de 300 mm de una sola pasada. Canon quiere vender el equipo en 2027, según Canon y MONOist.

Una EUV más sencilla y ahorradora: dos espejos en vez de seis

En lugar de sustituir la EUV, un equipo del Instituto de Ciencia y Tecnología de Okinawa (OIST), dirigido por el profesor Tsumoru Shintake, quiere simplificarla. El proyector EUV actual hace rebotar la luz en al menos seis espejos, y solo un 1 % llega a la oblea. Su diseño usa apenas dos espejos en línea recta, como un telescopio, de modo que pasa más del 10 %, según el OIST.

El resultado, sobre el papel: una fuente de luz de 20 vatios y una máquina completa que consume menos de 100 kW, frente a más de 1 MW de los sistemas actuales, como recoge también DCD. El OIST ha solicitado una patente, pero no está claro cuánto le falta para convertirse en una herramienta comercial, advierte Tom’s Hardware.

Dos paneles: el proyector EUV actual hace rebotar la luz en al menos seis espejos, así que llega en torno al 1 % a la oblea y la máquina consume más de 1 megavatio; el diseño del OIST usa dos espejos en línea recta, con más del 10 % de la luz en la oblea y menos de 100 kilovatios, con una fuente de 20 vatios.
Seis espejos o dos: el diseño EUV más sencillo del OIST y el ahorro que promete · Esquema: DIGITAL WOXTER TECHNEWS.
Dibujo comparativo de un escáner EUV estándar con muchos espejos y el diseño más sencillo del OIST, con dos espejos en línea recta.
La óptica EUV actual (izquierda) y el diseño de dos espejos del OIST (derecha) · Imagen: Tsumoru Shintake (OIST).

Los gigantes discretos: luz, química e impresoras de chiplets

Incluso en las fábricas llenas de máquinas de ASML, las piezas y la química japonesas están por todas partes.

Cinco proveedores japoneses con flechas hacia una fábrica de chips: fuentes de luz de Gigaphoton, resinas de TOK, JSR y Shin-Etsu con cerca del 90 % de la resina EUV en 2025, plantillas de DNP con líneas de 10 nm, la impresora de nanoimpresión de Canon con líneas de 14 nm y la impresora de paneles sin máscara de Nikon para chiplets. Debajo: los escáneres EUV son de ASML, en los Países Bajos.
El papel de Japón en la impresión de chips: luz, química, sellos e impresoras · Esquema: DIGITAL WOXTER TECHNEWS.
  • Fuentes de luz: Gigaphoton, empresa de Komatsu con sede en Tochigi, fabrica láseres excímeros, la fuente de luz de los escáneres de ultravioleta profundo (DUV) que trabajan junto a la EUV en las fábricas de chips, y lleva años desarrollando también fuentes de luz EUV, según optics.org.
  • Resinas: tres empresas japonesas, Tokyo Ohka Kogyo (TOK), JSR y Shin-Etsu Chemical, suministraron cerca del 90 % de la resina EUV del mundo en 2025, según datos de QYResearch citados por Digital Today. En 2021, los fabricantes japoneses tenían el 72,5 % de todo el mercado de resinas fotosensibles, informó el SCMP.
  • Resinas de óxido metálico: para la EUV High-NA, las resinas hechas con diminutos grupos de óxido metálico, en vez de moléculas parecidas al plástico, absorben mejor la escasa luz EUV, lo que ayuda a imprimir detalles más nítidos y pequeños. En septiembre de 2025, Inpria, la filial estadounidense de JSR, y Lam Research acordaron desarrollarlas juntas para la High-NA, anunció JSR, y pusieron fin a una disputa de patentes, como contó también I-Connect007.
  • Impresoras de chiplets: un chiplet es como montar un equipo con piezas de LEGO en lugar de tallarlo de un solo bloque, y esas piezas se conectan sobre grandes paneles. La DSP-100 de Nikon imprime esas conexiones sin ninguna máscara: líneas de 1 micrómetro en paneles de hasta 600 mm de lado, con las primeras entregas previstas en el año fiscal 2026 de Nikon, según Nikon. Una sucesora más rápida llegará en el año fiscal 2027, informa TrendForce.
Cuatro tarjetas con grandes cifras: 350 millones de euros por una máquina EUV High-NA frente a unos 170 millones de la EUV normal; una décima parte de energía con nanoimpresión según Canon y DNP; menos de 100 kilovatios para el diseño EUV de dos espejos del OIST frente a más de 1 megavatio hoy; líneas de 14 nanómetros con el sello de Canon y de 10 con la nueva plantilla de DNP.
Las grandes cifras: los precios son estimaciones de prensa; el resto, datos de los fabricantes · Esquema: DIGITAL WOXTER TECHNEWS.

Más avances japoneses para los chips del futuro

Imprimir es solo un paso. Las empresas japonesas también empujan el resto de la cadena de fabricación:

  • Revisar las máscaras: una máscara EUV tiene que ser perfecta, y la prueba más fiable usa la propia luz EUV (inspección «actínica»). Lasertec lanzó la primera máquina de este tipo en 2019 y, en octubre de 2025, un modelo que inspecciona tres veces más rápido, según Lasertec y Dempa.
  • Grabado a temperatura glacial: el equipo de grabado de Tokyo Electron trabaja a unos −70 °C y abre agujeros de 10 micrómetros de profundidad en 33 minutos para memorias 3D de más de 400 capas, informó Tom’s Hardware; TheElec contó que los envíos empezarían en 2025.
  • Torres de memoria más altas: Kioxia empezó en julio de 2026 a enviar muestras de memoria flash 3D de 332 capas, hecha en dos obleas separadas (circuitos de control y celdas de memoria) que se pegan cara a cara, un método que llama CBA, explican Kioxia y Blocks and Files.
  • La película dentro de los grandes chips: Ajinomoto, la empresa de alimentación famosa por el glutamato, fabrica la película aislante (ABF) presente en más del 95 % de los sustratos de CPU y GPU, y piensa invertir al menos 25.000 millones de yenes hasta 2030 para producir un 50 % más, según TrendForce y TechRadar.
  • Nuevas fábricas: JASM, la filial japonesa de TSMC, tiene una fábrica en Kumamoto y ya construye una segunda para chips de 6 y 7 nm, según TSMC y TechNode. En Hokkaido, Rapidus procesa cada oblea por separado en lugar de por lotes y reúne datos para que la IA mejore su rendimiento, como contaron Rapidus y Tom’s Hardware.
Seis tarjetas con iconos y cifras grandes: Lasertec, revisión de máscaras EUV tres veces más rápida; Tokyo Electron, grabado a −70 °C para memoria 3D; Kioxia, 332 capas de memoria flash 3D; Ajinomoto, película ABF en más del 95 % de los sustratos de CPU y GPU; JASM de TSMC, segunda fábrica en Kumamoto para chips de 6 y 7 nm; Rapidus, cada oblea procesada por separado.
Más avances japoneses en la fabricación de chips, de la revisión de máscaras a la película del encapsulado · Esquema: DIGITAL WOXTER TECHNEWS.
La ACTIS A200HiT de Lasertec, una gran máquina blanca que revisa máscaras EUV con luz EUV.
La ACTIS A200HiT de Lasertec revisa máscaras EUV con luz EUV, tres veces más rápido que su antecesora de 2019 · Imagen: Lasertec.

Dónde encaja el resto del mundo

Europa domina la gama alta gracias a ASML, en los Países Bajos. Corea del Sur va lanzada con ella: SK hynix montó en septiembre de 2025 la primera máquina EUV High-NA para producción en serie en su fábrica de Icheon, según Tom’s Hardware y TrendForce, y Samsung tiene la suya. En Taiwán, TSMC, el mayor fabricante de chips por encargo, produce sus chips más avanzados con EUV, y los fabricantes japoneses de resinas se acercan a sus fábricas: JSR construye su primera planta de resinas en Taiwán, prevista como pronto para 2028, según Tom’s Hardware y Taiwan News.

China, que no puede comprar máquinas EUV por las restricciones a la exportación, también apuesta por la nanoimpresión: la empresa local Prinano entregó en 2025 su primera herramienta NIL de paso y repetición, informó Notebookcheck. Y la gran esperanza japonesa en la vanguardia, Rapidus y su fábrica de 2 nm en Hokkaido, imprime con la EUV de ASML. Para España, el resto de la UE y Latinoamérica, lo interesante es lo que promete la propia DNP: una forma más barata de dibujar los circuitos para fabricantes que no tienen EUV.

Qué pasará ahora

  • 2026-2027: primeras entregas de la DSP-100 de Nikon para el encapsulado de chiplets (su año fiscal termina en marzo de 2027).
  • 2027: producción en serie de las plantillas de 10 nm de DNP y primeras máquinas de planarizado de Canon, si se cumplen los planes.
  • La gran noticia pendiente: que un fabricante de memoria o de chips lógicos anuncie la nanoimpresión en producción masiva de verdad. Kioxia es el nombre que hay que vigilar.
  • Okinawa: un prototipo o un socio industrial para la EUV de dos espejos del OIST sería la primera señal de que puede salir del laboratorio.

La EUV no va a desaparecer pronto. Pero es muy posible que el próximo chip de tu teléfono lleve dentro un sello, una resina o un láser japonés.

Sigue leyendo

Fuentes

Tecnología explicada en 60 segundosShorts nuevos cada día en nuestro canal @WOXTER_Tech.
Suscríbete en YouTubeSíguenos en Facebook
JWCarlin

Ingeniero visionario, apasionado por la IA y el cosmos. JWCarlin es un perfil editorial de la redacción de DIGITAL WOXTER TECHNEWS.

Related Articles

¿Qué es la CPU, la GPU, la NPU...

¿Cuántos TOPS necesitas? 13, 40, 50 o más...

Un semiconductor récord de 7 eV ya funciona...

Motor molecular: un tornillo de Arquímedes de una...

QBit molecular: una molécula tipo OLED que se...

Altermagnetismo: el tercer tipo de imán y por...

Cúbits de silicio: cinco a la vez por...

¿Qué son los TOPS de IA? El número...

Rapidus y los chips de 2 nm: la...

Líquido que hierve dentro del chip: frío seguro...

Leave a Comment

Nuestros autores

DIGITAL WOXTER TECHNEWS